Beherrschung der Verlustleistung in NanoCMOS SoCs (CLEAN)

Description: Das Projekt "Beherrschung der Verlustleistung in NanoCMOS SoCs (CLEAN)" wird/wurde gefördert durch: Kommission der Europäischen Gemeinschaften Brüssel. Es wird/wurde ausgeführt durch: OFFIS e.V., FuE-Bereich Verkehr.Der Energieverbrauch elektronischer Geräte bildet heute mit die größte Herausforderung bei der Entwicklung eingebetteter Systeme in Form von integrierten Schaltungen. Bedingt durch die fortschreitende Verkleinerung der Strukturen mikroelektronischer Systeme ergibt sich eine dramatische Zunahme der statischen Verlustleistung (engl. Leakage Power). Die Beherrschung eines dadurch höheren Stromverbrauchs hat sich OFFIS im Rahmen des von der EU geförderten Integrierten Projektes CLEAN zur Aufgabe gemacht. Erforscht und entwickelt werden in diesem Projekt geeignete Methoden und Werkzeuge für den Chipentwurf, mit dem Ziel einer möglichst hohen Einsparung beim Verbrauch elektrischer Energie. Neben beispielsweise Akkulaufzeiten hat die Nichtbeachtung solcher Aspekte zusätzliche Überarbeitungsschritte während des Entwurfs zur Folge, welche erhebliche Auswirkungen auf die Kosten und insbesondere auch das Erreichen des Marktfensters haben. OFFIS erweitert mit CLEAN seine insbesondere in den Projekten PEOPLE, POET und LEMOS erworbenen Kompetenzen im Bereich der Analyse und Optimierung eingebetteter Systeme hinsichtlich Power. Zugleich ist OFFIS der technische Koordinator des Konsortiums, in dem namhafte europäische Forschungseinrichtungen und Firmen, wie etwa Infineon und ST-Microelectronics, vertreten sind, sowie mehrere KMUs, beispielsweise das erfolgreich aus dem OFFIS-Bereich HS ausgegründete Unternehmen ChipVision Design Systems AG, welches die kommerzielle Weiterentwicklung, sowie den Vertrieb im OFFIS entstandener Werkzeuge betreibt.

SupportProgram

Origins: /Bund/UBA/UFORDAT

Tags: Brüssel ? Elektrizität ? Elektronik ? Europäische Gemeinschaften ? Elektro- und Elektronikgeräte ? Elektrizitätsverbrauch ? Europäische Union ? Energieeinsparung ? Energieverbrauch ? Mikroelektronik ? Umweltfreundliches Produkt ? Europa ? Bauelement ? Forschungseinrichtung ? Halbleiter ? Wettbewerbsfähigkeit ? Wirtschaftliche Aspekte ? Chipentwurf ? Elektronische Schaltung ? IC-Schaltkreise ? Schaltungsoptimierung ? Schaltungstechnik ? Verlustleistung ? Werkzeug ?

Region: Niedersachsen

License: cc-by-nc-nd/4.0

Language: Deutsch

Organisations

• Infineon (Mitwirkende)
• Kommission der Europäischen Gemeinschaften Brüssel (Bereitsteller*in)
• OFFIS e.V., FuE-Bereich Verkehr (Betreiber*in)
• Politecnico Torino (Mitwirkende)
• STMicroelectronics (Mitwirkende)
• Tekniske Hoejskole Lyngby (Mitwirkende)
• Umweltbundesamt (Bereitsteller*in)
• Universidad Politecnica Barcelona (Mitwirkende)
• University of Technology and Economics Budapest (Mitwirkende)
• Warsaw University of Technology (Mitwirkende)
• edacentrum GmbH (Mitwirkende)

Time ranges: 2005-11-01 - 2008-10-31

Alternatives

• Language: Englisch/English
  Title: Controlling leakage power in NanoCMOS SoCs (CLEAN)
  Description: With the advent of nanometric devices, the relevance of leakage power has grown tremendously. All technology roadmaps, as well as the results from advanced semiconductor labs indicate leakage as the real showstopper for the future generations of nanoelectronic circuits if proper counter-measures will not be taken. To be successful, and thus leading to the capability of fabricating chips with sub-65nm technologies, such counter-measures must be rooted in the design domain, as process improvement will not be sufficient to cope with the increased leakage currents in MOSFETs. In other terms, time has come for considering leakage reduction also a design problem, and not only a technology problem. CLEAN will contribute in a decisive way to the solution of the problem of controlling leakage currents in CMOS designs below 65nm, which is of strategic importance in the ASIC and SoC design landscape. The RandD effort will crystallize around the development of new leakage models for nanometric technologies usable at different levels of abstraction, from device to behavioral, innovative circuit and architectural solutions for efficient leakage management, novel methods and prototype EDA tools for automatic leakage minimization. Such methods and tools will be integrated into commercial EDA frameworks, thus providing comprehensive solutions for power-driven design. The CLEAN Consortium features the right mix of competence (semiconductor vendors, EDA vendors, research institutes) and the appropriate mobilization of resources to guarantee the successful achievement of all the project objectives. Tight links to on-going European projects targeting advanced silicon technology development (e.g., the NanoCMOS IP and its possible successor, PullNano) will guarantee synergy and convergence of objectives, towards the establishment of design capabilities that will be key for consolidating and growing the European competitiveness in the nanoelectronics business of the future. https://ufordat.uba.de/

Status

Aktiv

Quality score

• Overall: 0.44
• Findability: 0.44

  • Title: 0.48
  • Description: 0.21
  • Identifier: false
  • Keywords: 0.71
  • Spatial: RegionOther (0.25)
  • Temporal: true
• Accessibility: 0.67

  • Landing page: Specific (1.00)
  • Direct access: false
  • Publicly accessible: true
• Interoperability: 0.00

  • Open file format: false
  • Media type: false
  • Machine-readable metadata: false
  • Machine-readable data: false
• Reusability: 0.67

  • License: ClearlySpecifiedAndFree (1.00)
  • Contact info: false
  • Publisher info: true

Accessed 1 times.